科普主题
🔌
引脚定义与封装
Pinout & Packages
引脚定义（Pinout）是原理图与 PCB 之间最容易出错的地方：封装看错一个尺寸，板子就装不上；引脚功能搞混一个，上电即烧。本页把常见封装、引脚编号规则、功能引脚命名与典型器件的标准引脚一次讲清。
引脚Pinout封装SOPQFNLQFPPin1VCCGND散热焊盘
一、常见贴片封装对照表
| 简称 | 英文全称 | 引脚间距 | 常见引脚数 | 特点与适用 |
|---|---|---|---|---|
| 0402 / 0603 / 0805 / 1206 | Chip (Imperial size code) | 无引脚，两端焊盘 | 2 | 阻容感等无源元件。数字为英寸尺寸×0.01，0603≈1.6×0.8mm |
| SOT-23 / SOT-23-3 | Small Outline Transistor | 0.95mm | 3 / 5 / 6 | 三极管、MOSFET、小容量保护器件 |
| SOT-89 / SOT-223 | Small Outline Transistor | 1.5mm / 2.3mm | 3 / 4 | 中小功率稳压、MOSFET、驱动管，带散热片 |
| SOD-123 / SOD-323 / SMA / SMB / SMC | Small Outline Diode | — | 2 | 二极管、TVS。SMA/SMB/SMC 功率递增 |
| SOP / SOIC | Small Outline Integrated Circuit | 1.27mm | 8~28 | 最经典的贴片 IC 封装，易焊接、易维修 |
| SSOP / TSSOP / MSOP | Shrink / Thin Shrink / Mini Small Outline | 0.65mm / 0.5mm | 8~56 | 引脚更密、体更薄，适合多引脚模拟与逻辑 IC |
| QFN / DFN | Quad / Dual Flat No-lead | 0.5mm / 0.65mm | 6~68 | 无引脚侧面焊，底部常有散热焊盘（EP），需过孔散热 |
| LQFP / TQFP | Low-profile / Thin Quad Flat Package | 0.5mm / 0.8mm | 32~216 | MCU 主流封装，四边出脚，手工可焊 |
| QFP / PQFP | Quad Flat Package | 0.8mm | 44~240 | 老式 MCU/DSP 常见 |
| BGA / LFBGA / TFBGA | Ball Grid Array | 0.5~1.0mm 球间距 | 64~1000+ | 高引脚数，需 X-Ray 检查，返修难度大 |
| LGA | Land Grid Array | — | 多样 | 底部平面焊盘无球，常用于模块与传感器 |
| TO-252 / TO-263（DPAK / D2PAK） | Transistor Outline | — | 2~3 | 中大功率 MOSFET、稳压器，靠散热片贴在 PCB 上 |
| CSP / WLCSP | Chip / Wafer Level Chip Scale | — | 4~64 | 芯片级封装，尺寸最小，对 PCB 精度要求高 |
提示：同型号不同封装的料号一般不可互换。例如 LQFP48 与 QFN48 虽然引脚数相同，但焊盘与散热完全不同，BOM 里必须写全后缀。
二、常见直插与大功率封装
| 封装 | 引脚间距 | 典型器件 | 特点 |
|---|---|---|---|
| DIP / PDIP | 2.54mm | 老式 MCU、运放、光耦、驱动 IC | 可插拔、可换、适合打样与实验 |
| TO-92 | 2.54mm | 小功率三极管、稳压管、霍尔 | 小信号与低成本场合 |
| TO-220 / TO-220F | 5.08mm | 功率 MOSFET、三端稳压、可控硅 | 加散热片可承载数十瓦 |
| TO-247 / TO-3P | 5.45mm / 5.45mm | 大功率 IGBT、MOSFET、肖特基 | 大功率电源与逆变常用 |
| TO-247-4（开尔文发射极） | 5.45mm | 高速 IGBT/SiC | 独立驱动回流脚，降低开关损耗 |
| 轴向 / 径向（Axial / Radial） | — | 插件电阻、电解电容、电感 | 径向用于立式安装，轴向用于卧式 |
| 螺钉端子 / 栅栏式端子 | 5.08 / 7.62mm | 电源、继电器模块接线 | 大电流与现场接线 |
三、引脚编号规则与 Pin 1 识别
- 编号起点永远是 Pin 1；顶视图（Top View）下逆时针递增，底视图（Bottom View）下顺时针递增，Datasheet 一定会标明视图方向。
- 双列封装（SOP/DIP）：左下为 Pin 1，向上到左上，然后右侧向下。
- 四边封装（QFP/LQFP）：左侧最上为 Pin 1，逆时针依次沿左侧向下、底部向右、右侧向上、顶部向左。
- QFN/DFN：同样逆时针，但无外伸引脚，靠顶面丝印圆点或 Package Marking 的定位标记确定起点。
- BGA：用 A1、B2 之类的行列坐标，A1 通常在左下角（以 Datasheet 为准），丝印可能有缺角标识。
- 常见 Pin 1 标识：封装本体上的圆点、斜切角、倒角、丝印竖线、引脚长度差异。
- PCB 封装务必自己核对一次：把 Datasheet 的推荐焊盘图与你的 Footprint 叠起来看，机械尺寸错位是最常见的批量事故。
提示：实操建议：每块新板打样前，用"1:1 打印 + 实物摆放"校验一次封装，成本 5 分钟，能省下一次改板。
四、IC 引脚功能命名速查（按功能分组）
| 功能 | 常见引脚名 | 说明 |
|---|---|---|
| 正电源 | VCC、VDD、V+、VBAT、AVDD、DVDD、PVCC、VIN | VCC 多指双极/通用电源，VDD 多指 MOS 数字电源；A=模拟，D=数字，P=功率 |
| 地 | GND、VSS、V−、AGND、DGND、PGND、EP/GND | 模拟地与数字地单点相连，功率地在输入电容处汇合 |
| 使能与关断 | EN、SHDN、CE、nSHDN（低有效） | 控制芯片开关；低有效信号常带 n 或上划线 |
| 片选与时钟 | CS / CSB / nCS、SCK / SCLK、CLK、SYNC | SPI 与同步接口基本信号 |
| 数据 | SDA、MOSI/DIN、MISO/DOUT、D0~D7 | I2C 为双向 SDA/SCL，SPI 为四线制 |
| 中断与复位 | INT / nINT、RST / nRST、FAULT、ALERT | 向主控报告异常或复位系统 |
| 基准与反馈 | VREF、REFOUT、FB、COMP、ADJ、SET | 决定输出精度；FB 接分压电阻，COMP 接补偿网络 |
| 开关与驱动 | SW、BST、BOOT、LX、GH/GL、HO/LO | 开关电源节点与高/低边驱动输出，注意高压与高速布线 |
| 指示与状态 | PG（Power Good）、RDY、FLAG、SS/TR | PG 用于电源时序控制；SS 外接电容设定软启动 |
| 限流与检测 | ILIM、SENSE+/SENSE−、ISENSE、CS+ | 电流采样输入，走线必须开尔文接法 |
| 差分输入 | IN+ / IN−、VIN+ / VIN− | 运放、比较器、仪表放大器输入 |
| 输出 | OUT、VOUT、OUTA/OUTB、DOUT | 多通道器件以 A/B/C 区分 |
| 空脚与散热 | NC、DNC、EP、PAD | NC 建议悬空；EP 必须接地并打过孔散热，IEEE 上常写作 Thermal Pad |
| 其他 | GPIO、PWM、CAP、NC/RSVD、TEST | 通用 IO、脉宽输出、外接电容、保留脚（不要接） |
五、典型器件的标准引脚排列
| 器件 | 典型引脚 | 接线要点 |
|---|---|---|
| 三端线性稳压（如 7805 / AMS1117） | VIN、GND、VOUT（AMS1117：GND、VOUT、VIN） | 不同厂商管脚顺序不同，务必按 Datasheet；输入输出各配 10μF 以上电容 |
| LDO（带使能） | VIN、GND、EN、VOUT、NR/BYP | NR 脚外接电容可降噪，不可省略或接错到 GND 以外节点 |
| 降压 DC-DC（Buck） | VIN、SW、GND、FB、EN、BST、COMP、PG | SW 节点面积要小、电流回路要短；FB 走线远离 SW |
| 升压 DC-DC（Boost） | VIN、SW、GND、FB、EN、VOUT | 输入电感靠近 SW 脚；输出电容回路短 |
| 运算放大器（单路） | IN+、IN−、V+（VCC）、V−（VEE/GND）、OUT；双路为 8 脚 | 双路/四路共用电源脚，去耦电容紧贴电源脚 |
| 比较器（开漏输出） | IN+、IN−、V+、GND、OUT | 开漏必须外接上拉电阻，阻值影响上升沿速度 |
| 光耦（如 PC817 / EL817） | 1:Anode、2:Cathode、3:Emitter、4:Collector | 输入端串限流电阻；输出侧注意 CTR 随温度衰减 |
| MOSFET（TO-220） | 1:Gate、2:Drain、3:Source（以型号为准） | 栅极串 10~100Ω 电阻抑制振荡；GS 间并电阻防悬空误导通 |
| 三极管（SOT-23） | 1:Base、2:Emitter、3:Collector（常见排列） | 不同厂商 1/2 脚定义可能相反，必须核对 |
| 二极管 / TVS | A（阳极）、K（阴极） | 有标记环的一端为阴极；TVS 阴极管信号正极 |
| 整流桥 | AC、AC、+、− | 交流两脚与直流两脚不要接反，注意散热片是否与内部连通 |
| MCU 最小系统 | VDD、VSS、NRST、BOOT0、SWDIO、SWCLK、OSC_IN/OUT | 每个 VDD 一只 100nF 就近去耦；复位脚并电容并加上拉 |
| USB 接口 | VBUS、D−、D+、GND、ID、Shield | D+/D− 差分等长，加共模电感与低电容 TVS |
| RS-485 收发器 | RO、RE（低有效）、DE、DI、A、B、VCC、GND | A/B 需加偏置与终端电阻，加 TVS 与共模扼流圈 |
| CAN 收发器 | TXD、RXD、CANH、CANL、VCC、GND、STB | 两端 120Ω 终端，总线走线手拉手不分支 |
| I2C EEPROM | A0/A1/A2、SDA、SCL、WP、VCC、VSS | SDA/SCL 需上拉（典型 4.7kΩ）；WP 高电平写保护 |
| SPI Flash（SOP-8） | CS、DO(IO1)、WP(IO2)、GND、DI(IO0)、CLK、HOLD(IO3)、VCC | 未用 IO 脚需按手册上拉，避免悬空导致误进入测试模式 |
| 继电器（5 脚） | 线圈 2 脚 + 常开/常闭/公共 3 脚 | 线圈并续流二极管，触点侧注意灭弧与爬电距离 |
| 晶振（无源 2 脚 / 4 脚） | 2 脚：XIN/XOUT；4 脚：XIN、GND、XOUT、GND | 负载电容放在晶振与芯片之间，尽量贴近 |
| 霍尔开关（3 脚） | VCC、GND、OUT（开漏或推挽） | OUT 为开漏时需上拉；加去耦电容提升抗干扰 |
六、布局与焊接的引脚相关要点
- 散热焊盘（EP/PAD）：必须通过多个过孔接到地铜箔或散热层，否则芯片功耗能力只有手册值的一半甚至更低。
- 去耦电容：每个电源脚一只 100nF，位置在 3~5mm 内，先过电容再进引脚；大容量储能电容可稍远。
- QFN/BGA 的空焊与连锡：钢网厚度、锡膏量、回流曲线是关键；批量生产前务必做首件 X-Ray。
- 大电流路径：用铜皮而非细线，过孔要多且均匀；电流采样用开尔文接法（SENSE 从焊盘边缘单独引出）。
- 高压隔离：光耦/数字隔离器的爬电距离决定能否满足安规，别为了省面积把走线贴近隔离栅。
- 丝印标注：Pin 1 一定要在丝印上体现，维修与产线换料靠它防错。
- 防呆设计：连接器选带防呆键位的型号；FFC/FPC 明确接触面方向（同面/翻面）。
七、常见引脚事故与排查
| 现象 | 常见原因 | 排查方法 |
|---|---|---|
| 上电即发热冒烟 | VCC 与 GND 接反，或输出与输入接反 | 断电测通断，核对 Datasheet 引脚顺序与丝印 |
| 芯片不工作、无输出 | EN 脚悬空或电平不对；GND/EP 未接 | 测 EN 电平，测 EP 对地电阻 |
| 工作不稳定、随机复位 | 去耦电容缺失或过远；地回路太长 | 在电源脚补 100nF，缩短接地回路 |
| MOSFET 驱动发热严重 | Gate 悬空、驱动电压不足（未完全导通） | 测 VGS 是否达到手册推荐值，检查栅极电阻 |
| I2C 通信失败 | SDA/SCL 无上拉或上拉阻值过大，总线电容过大 | 示波器看上升沿，测上拉电阻，减少总线挂载 |
| QFN 芯片批量不良 | 散热焊盘少锡导致虚焊；受潮未烘烤（MSL） | X-Ray 检查，按 MSL 要求烘烤后限时上线 |
| 有源晶振无输出 | 供电脚与输出脚混淆，或 OE/ST 脚未使能 | 核对 Datasheet，测 OE 电平 |